近年来，台积电（TSMC）除了积极投资先进制程节点外，还加大了在封装技术方面的投入力度，以满足新一代人工智能（AI）和高性能计算（HPC）芯片的需求。其中台积电正在准备新一代CoPoS（Chip-on-Panel-on-Substrate）封装技术，简单来说就是将中介层“面板化”，将传统的圆形晶圆替换为矩形基板，可以减少边缘浪费的面积，容纳更多小芯片。

据Wccftech报道，台积电正加速CoPoS封装开发，加快生态系统建设。为了超越CoWoS现有的物理极限，玻璃基板是否能提升量产的良品率是一个关键因素。台积电希望借助玻璃基板和CoPoS技术，让自己在先进封装领域继续保持领先。

标准CoWoS晶圆尺寸约为300mm，而CoPoS晶圆可以达到最大750 × 620 mm，另外台积电还提供了515 × 510 mm和310 × 310 mm两种尺寸。这么做不但允许封装更大的计算芯片，而且基板设计从圆形改为矩形后，晶圆的利用率从不到70%提高至90%以上，单位面积成本可降低20%至30%。

目前台积电已经建好了CoPoS试点生产线，计划2027奶奶开始试产，预计2028年下半年进入量产阶段，封装尺寸超过了9.5个光罩尺寸。玻璃基板的引入时间会晚一些，大概2030年前后到来。

有消息称，AMD将成为台积电及其FOWLP（扇出晶圆级封装）技术和1.4nm工艺的主要客户，将用于Zen 7产品线。